### JAPANESE PATENT OFFICE

Patent	OFFICIAL	GAZETTE
--------	----------	---------

(Published for the purpose of Opposition)

Publication No: 51-12507

Publication Date: April 20, 1976

No. of the Inventions Claimed: 1

Title:

METHOD FOR MANUFACTURING A SILICON GATE

TYPE SEMICONDUCTOR DEVICE

Appln. No: 46-83293

Appln. Date: October 22, 1971

Laid-open Pub. No: 48-49382

Laid-open Pub. Date: July 12, 1973

**CanagurianxBrzakzak**z

Seiichi IWAMATSU Inventor:

Applicant: Hitachi

Note:

# Explanation of Reference Numerals in Pat. Post-exam Pub. No. 51-12507

- 1: Si substrate
- 2: oxide film
- 2a: oxide film
- 3: polycrystalline Si layer
- 3': silicon gate
- 3a: sharp edge
- 3b: broken piece
- 4: source
- 5: drain
- 5': thermal oxide film
- 6: oxide film formed by the third oxidation
- 7: SiO<sub>2</sub> film formed by a CVD method
- 8: Al electrode

14.

1 nt. Cl2. H 01 L 29/78 H 01 L 21/31 63日本分類 99(5) E 3 99(5) C 23

00日 本 因 特 许 庁

①特许出ほ公告 昭51-12507

#### 報 許 公 昭和51年(1976)4月20日 特 **公公告**

庁内竖理番号 6426-57

発明の欲 1

(全 4 頁)

1

❷シリコンゲート型半導体装置の製造方法

頗 昭 46 - 83293 044

顧 昭46(1971)10月22日 砂出

開 昭48-49382 公

36348(1973)7月12日

者 岩松延一 64条 明

> 小平市上水本町1450株式会社 日立製作所武庶工場内

切出 願 人 株式会社日立製作所 東京都千代田区丸の内1の5の1

砂代 理 人 弁理士 小川勝男

### 砂特許顕求の節囲

コン暦からなるゲート部を形成し、このゲート部 に鼮接する基板1上にソース、ドレイン各拡散領 域4,5を形成したのち、ゲート、ソースおよび ドレインを殴うように外部よりシリコン酸化膜を 弦着させるシリコンゲート型半導体装匠の製造方 20 されて鋭角状緑片3g が形成されるため、後の工 法において、上記基板1 上にソース、ドレイン領 域4,5を形成後、上記シリコン基板1およびシ リコンゲート表面に鳰骸化による酸化腹6を形成 し、該隊化展6を介して全面に外部より生成した シリコン酸化膜7を被溶させることを特徴とする 25 シリコンゲート型半導体装置の設造方法。

#### 発明の詳細な説明

本発明はシリコンゲート型半導体装置の製造方 法に関するものである。

界効果半導体装置はゲート電極化シリコン(Si) を使用し、二酸化シリコン等の過縁 腹を介し て半 冯体基 板上に形成するもので、アルミニウム (AL)等の金属をゲートとする一股のMIS型電 界効果トランジスタに比吸して 包圧値を低くで 35 良によつて半導体設品の不良率を高め設造価格の き、 消費電力が小さい等電気的特性に促れ、信爾 性も高いことからほ近多く採用されている。

2

上記Siゲート型MIS型電界効果半導体装置 (以下MISFETと除する)の設造方法は、単 結晶 Si 基板上にその酸化膜を形成し、眩眩化膜 上に多結晶Siの暦を成長させ、ゲートとなる所 5 定部分を残して上記段化膜およびSi 用の一部を エッチングして Si 基板の一部を露出させた後、 不純物拡散して該基板上にソース、ドレイン領域 を形成し、次に気相化学反応により生成した SiOz 腹(以下 CVD 腹と弥する)を表面全面に 10 形成したのち、不必要なこのCVD膜をエッチン グした後金属蒸贈により上記ゲートおよびソース、 ドレイン各領域に対し延径配線をするのが母も一 股的である。

ところで上記製造方法によると、ソース、ドレ 1 シリコン基板1上に絶縁被膜2gおよびシリ 15 イン各領域拡散の前になされるエッチング工程に 於いて、多結晶Si層下の酸化膜がサンドエッチ ングされるという現象が生じた。すなわち第1図 に示すように Si 基板1上において多結晶 Si 厄 3 および酸化艇2の側面部上録が終くエンチング 程でSi 録片が低速等Kより点線で示すようK崩 れて破砕片るbとなり、しかも下飼の酸化膜2の 厚さは約0.1 4ときわめて際、ためャゲートと基 板とが短路するといえおそれがあつた。

また、上記した従来の設造方法によればソース、 ドレイン各領域形成後に C V D方法により形成さ れる敵化膜と母初の偽酸化により形成されたゲー ト酸化膜2側面との間に空隙を生じてこれが絶縁 不良の原因となり、さらに上記 CV D酸化膜は多 シリコンゲート型半導体装置例えばMIS型図 30 孔性(porous)で、ピンホール等が生じ易く、 その上にアルミニウム配線を形成した場合に特に Siゲートの食差部に於いて確実に絶縁性を保持 することは困避であつた。

このような半導体装置製造工程における絶縁不 低減が困難となる大きな原因となつていた。

従つて本発明は、Si ゲートMISFETの製

4

造に於いて、Si ゲートの絶縁性を保持して不良 **率を低減し、信頭性の高い高品質の半導体装置を** 提供することを目的とする。

上記目的を達成するため本発明は、Si ゲート 型半導体装置の製造にあたつて、半導体基板上に 5 (g)半導体基板1を酸化界囲気中にて1100℃に 酸化膜およびSi からなるゲートを形成し、眩ゲ ートに 段接する 基板上 にソース、トレイン 拡股額 域を形成した後、Si 基板および上配Si ゲート 表面に爲眩化による嵌化腹を形成し、眩眩化腹を 介して全面に CV D法による酸化膜を形成するこ 10 とを特徴とする。

このようにCV D酸化 膜形成前に除酸化するこ とにより、 Si ゲート緑片やその破片をち密なシ リコン酸化膜に変え、同時に Si ゲート、ソース、 ドレイン表面をち密な酸化膜で覆うことになり、 15 次のCVD工程で形成される多孔質性の酸化膜の 不完全な絶録性をも補うことになり Si ゲートの 絶縁性を確実に保持する効果をもたらすのである。

以下本発明を実施例により説明する。

合の態様を工程順に示すものである。

- (a) N型Si 半導体基板1 (厚 250 a、2~4介兩) を約1200℃の酸化雰囲気中にて広隔するこ とにより約0.5μの酸化膜2を形成する(1次 陔化)
- (b) 能動領域すなわちソース、ドレイン、ゲート となる部分の上記版化膜2をフォトエッチング により除去する。
- (c) 基板 1 を再び約 1 2 0 0 c の酸化界囲気中に て加熱し、上記除去部分に約 0.1 μの無策化膜 30 2a を形成する。(2次酸化)
- (d) 基板1上の酸化膜2全面にSi のハロゲン化 合物と水深との反応により、 Si を成長させて 多結晶Si 暦3(厚さ1μ)を形成する。
- Si 尼3のソース、ドレインとなるべき部分を フォトエッチングにより除去して基板1 を俘出

させると共化、Siゲート3′部を形成する。

- (f) P型不統物例えばほう景を基板1屆出部に拡 改して基板1上にソース4およびドレイン5の 各領域を形成する。
- 加陸して0.1 μの陰酸化腹6を形成する。

上記加以温度を1100℃と比較的低くしたの は、ソース4、ドレイン5領域が形成された後 であるため、それへの影響を少なくするためで ある。(第3次酸化)

- (h) 半尋体基板1 袋面にCVD法例えばモノシラ ン(Si H,)の低温酸化等によりSi Oz腹7 (0.5 4)を形成する。
- (i) 電柩形成部分の Si O₂ 膜7 をフォト・エッチ ングにより除去し、次いでAL8 を真空蒸着に より形成し、フォトエツチングにより不必要部 分を除去し、ゲートG、ソースS、およびドレ インDの各電位を形成して呆子を完成する。 このように形成された半哥体接近においては、
- 第2図はSi グートMISFETを製造する場 20 (g)工程で述べたようにSi グートを含むSi 基 板表面に密度の高い禁生成酸化膜 6を形成し、 この後N工程でCVD酸化膜でを形成するから、 エッチングのOSi ゲート部が崩れるようなこ とはなくなり Si ゲート 周辺や基板の表面絶縁 性を向上させることになつた。 25


以上突旋例で述べたように本発明により絶縁性 が良好で信仰性の高い Si ゲート型半導体装置を 提供することができるようになつた。

### 図面の船単な説明


第1図はエツチングにより形成されるシリコン、 絶縁酸化膜との状態を示す断面図、銕2 図は本発 明の突旋例を工程質に示す断面図である。

1 …… 半辺体基板、 2…… 歇化區、 3 ……多結 品シリコン尼、3 ′ ·····・シリコン・ゲート、 4 ··· (e) 基板1上の嵌化膜2a およびこの上の多結晶 35 ーソース、5……ドレイン、6……第 3次酸化に より形成された歐化甌、7……CVD法Kより形 成された酸化以 昔……アルミニウム電極。


#### $\Im$ 筹 1





#### 2 🗵 第














昭和46年特許匯歳83293号(特公昭51-12507号、昭51.4.20発行の特許公昭 6(1)-41(492)号紀辺)については特許法第64条の規定による福正があったので下記のとおり 掲数する。

-特許第875400号-99(5) E3

99(5) E 3 99(5) C 23

58

1 「特許和求の範囲」の項を「1 シリコン基板1上に絶縁被膜2aだよびシリコン層からなるゲート部を形成し、このゲート部をマスクとして上記絶縁被膜にエッチングにより開口部を設け、この開口部を通してこのゲート部に関接する基板1上にソース、ドレイン各拡散領域4,5を形成したのち、ゲート、ソースだよびドレインを受うように外部よりシリコン酸化膜を被消させるシリコンゲート型半導体装置の製造方法において、上記基板1上にソース、ドレイン領域4,5を形成後、少なくとも上記開口部形成時の絶縁被膜のサイドエッチングによつて生ずる上記シリコンゲートの緑片部を設化する程度に上記シリコン基板1だよびシリコンゲート表面に原設化による酸化膜6を形成し、弦酸化膜6を介して全面に外部よりシリコン酸化膜7を被落させることを特徴とするシリコンゲート型半導体装置の製造方法。」と補正する。

2 第3概4行~11行「上記目的を選成する……形成することを特徴とする」を「上記目的を選成するため本発明は、Siゲート型半導体装置の製造にあたつて、半導体基板上に取化膜およびSiからなるゲートを形成し、このゲートをマスクとしてエッチングにより上記酸化膜に関口部を設け、この開口部を通して上記ゲートに開接する基板上にソース、ドレイン拡散領域を形成した後、少なくとも上記第口部形成時の酸化膜のサイドエッチングによつて生ずる上記Siゲートのほ片部を取化する程度にSi基板および上記Siゲート表面に洗酸化による酸化膜を形成し、該取化膜を介して全面にCVD法による酸化膜を形成することを特徴とする。」と補正する。

昭和44年特許順第98208号(特公昭49-44285号、昭49.11/27発行の特許公報6(1)-126[295]号掲載)については特許法第64条の規定による構正があつたので下記のとおり掲載する。

96(7) C 81 59 G 21 110 K 12 110 D 31

53

1 「特許四求の範囲」の項を「1 陰極線管のX性及びY時に互に略々90°位相の異なる正弦波を夫々可変利得増巾器を通じて供給し、陰極線管の管面上に円形線線を捨く機になすと共に該正弦波と同期する鋸齒状波を形成し、破鋸齒状波をチューナに供給しチューナの同期局波弦をスイープし、上配円形成線の円間を受信度放敌に対応せしめる様になし、受信信号の一般を上配可変利得増巾器に供給する様にしてその増巾度を可変せしめ上配円形成線の円間上に放射状の受信を波欲位置表示をする様にし、退局用ブリセット電圧を上配チューナにスイッチ手段により切替印加するようになし、上記鋸齒状波と翌局用ブリセット電圧のレベルが一致したときに生じる出力を上配受信信号の一部に代えて上配可変利得増巾器に供給してその増巾度を可変をしめ、上配円形成線の円間上に放射状の受信同調局波数位置を表示しるようにした受信局波数表示表面。」と補正する。

Japanese Kokoku Patent No. Sho 51[1976]-12507

Translated from Japanese by the Ralph McElroy Co., Custom Division P. O. Box 4828, Austin, Texas 78765 USA

Code: 179-13755

### JAPANESE PATENT OFFICE

### PATENT JOURNAL

## KOKOKU PATENT NO. SHO 51[1976]-12507

Int. Cl.<sup>2</sup>:

H 01 L 29/78
H 01 L 21/31

Japanese Cl.: 99 (5) E 3 99 (5) C 23

Sequence Nos. for Office Use: 6426-57

Application No.: Sho 46[1971]-83293

Application Date: October 22, 1971

Kokai No.: Sho 48[1973]-49382

Kokai Date: July 12, 1973

Publication Date: April 20, 1976

No. of Inventions: 1 (Total of 4 pages)

MANUFACTURING METHOD OF SILICON GATE SEMICONDUCTOR DEVICE

Inventor: Seiichi Iwamatsu

Musashi Works, Hitachi Ltd.

1450 Kamimizuhon-cho,

Kodaira-shi

Applicant: Hitachi Ltd.

1-5-1 Marunouchi, Chiyoda-ku, Tokyo Agent:

Katsuo Ogawa, patent attorney

[Amendments have been incorporated into the text.]

### Claim

A manufacturing method of silicon gate semiconductor device characterized by the following facts: a gate portion made of insulating film (2a) and silicon layer is formed on silicon substrate (1); with this gate portion used as a mask, opening portion is formed by etching on the aforementioned insulating film; through this opening portion, source and drain diffusion regions (4), (5) are formed on substrate (1) adjacent to the gate portion; then, a silicon oxide film is coated from the exterior to cover the gate, source and drain for the silicon gate semiconductor device; in this manufacturing method, after source and drain regions (4), (5) are formed on said substrate (1), an oxide film (6) is formed by thermal oxidation on the aforementioned silicon substrate (1) and silicon gate surface in a degree sufficient to ensure at least oxidation of the edge of the aforementioned silicon gate formed by side etching of the insulating film when the aforementioned opening portion is formed; via this oxide film (6), silicon oxide film (7) formed from the exterior is coated.

# Detailed explanation of the invention

This invention concerns a manufacturing method of a silicon gate semiconductor device.

field-effect semiconductor device, silicon (Si) is used as the gate electrode, and it is formed on the semiconductor substrate via silicon dioxide or other insulating film. Compared with the conventional type of MIS field-effect transistor using aluminum (Al), etc., as the gate material, the voltage can be reduced, the power consumption can be decreased, and the other electrical characteristics are excellent, and the reliability is high. Consequently, this type of semiconductor device has been adopted in more and more cases recently.

The most commonly adopted manufacturing method of the aforementioned Si gate MIS field-effect semiconductor device (referred to as MIS FET hereinafter) is as follows: silicon oxide film is formed on a single crystal Si substrate; a polysilicon layer is grown on this oxide film; except the prescribed portion for the gate, the aforementioned oxide film and a portion of the Si layer are etched to expose a portion of the Si substrate; then, impurity diffusion is carried out to form the source and drain regions on the aforementioned substrate, followed by coating a SiO<sub>2</sub> film by chemical vapor deposition method (referred to as CVD film hereinafter) on the entire surface. Then, after the undesired portion of the CVD film is etched off, metal is evaporated to form electrode wiring for the various regions of gate, source and drain.

However, in the aforementioned manufacturing method, in the etching operation performed before diffusion of the source and drain regions, the phenomenon of sand [sic; side] etching of the oxide film beneath the polysilicon layer takes place. That is, as shown in Figure 1, on substrate (1), the upper edges of the side surface portions of polysilicon layer (3) and oxide film (2) are deeply etched to form acute angle shaped edges (3a); hence, in the later operation stages, the Si edges may be broken under impact to form debris (3b); in addition, as the thickness of lower side oxide film (2) is as small, about 0.1  $\mu$ m, shortcircuiting may take place between the gate and substrate.

In addition, in the aforementioned manufacturing method, after the source and drain regions are formed, a void is developed between the oxide film formed using the CVD method and the side surface of gate oxide film (2) formed in the initial thermal oxidation, and this void may cause problems in insulation. In addition, for the aforementioned CVD oxide film, as it is porous, pinholes may develop easily; as a result, it is very difficult to maintain a reliable insulating property when the aluminum wiring is to be formed on the aforementioned film, in particular, for the step portion of the Si gate.

Consequently, in the conventional manufacturing method of semiconductor devices, poor insulation leads to increase in the defective rate of the semiconductor products, and it is thus difficult to cut the cost of manufacturing.

The purpose of this invention is to solve the aforementioned problems of conventional methods by providing a manufacturing method of Si gate MIS FET characterized by the fact that the insulating property of the Si gate can be maintained, the

defective rate can be reduced, and the reliability and quality of the semiconductor device can be improved.

In order to realize the aforementioned purpose, this invention provides a type of manufacturing method of Si gate semiconductor device characterized by the following facts: after a gate made of oxide film and Si is formed on a semiconductor substrate, opening portions are formed by etching on the aforementioned oxide film with the aforementioned gate used as a mask, and the source and drain diffusion regions are formed on the substrate adjacent to the gate through the aforementioned opening portions, an oxide film is formed by thermal oxidation on the surface of the Si substrate and the aforementioned Si gate to a degree which at least ensures oxidation of the Si gate edge formed due to side etching of the oxide film when the aforementioned opening portions are formed, and a CVD oxide film is formed on the entire surface via this oxide film.

In this method, by performing thermal oxidation before formation of the CVD oxide film, the Si gate edge and its debris are transformed to a fine silicon oxide film; at the same time, a fine oxide film is coated on the surface of Si gate, source and drain; in this way, the imperfect insulating property of the porous oxide film formed in the next CVD operation stage can be supplemented, and the insulating property of the Si gate can be maintained reliably.

In the following, this invention will be explained with reference to application examples.

Figure 2 illustrates the manufacturing procedure of a Sigate MIS FET.

- (a) An N-type Si semiconductor substrate (1) (with a thickness of 250  $\mu$ m, [and a resistivity of] 2-4  $\Omega$ -cm) is heated in an oxidative atmosphere at about 1200°C to form an oxide film (2) with a thickness of about 0.5  $\mu$ m (first oxidation);
- (b) The portions of said oxide film (2) corresponding to the active regions, that is, the gate, source and drain regions, are removed by photoetching;
- (c) Substrate (1) is heated again in an oxidative atmosphere at about 1200°C, forming thermal oxide film (2a) with a thickness of about 0.1  $\mu m$  on the aforementioned removed portions (secondary oxidation);
- (d) Si is grown on the entire oxide film (2) on substrate (1) by a reaction between the halide compound of Si and hydrogen, forming a polysilicon Si layer (3) (thickness of 1  $\mu$ m) by growth of Si;
- (e) The portions to form source and drain are removed by photoetching oxide film (2a) on substrate (1) and polysilicon Si layer (3) formed on said oxide film (2a) to expose substrate (1), and, at the same time, to form Si gate portion (3');
- (f) A P-type impurity, such as boron, is diffused into the exposed portion on substrate (1), forming source and drain regions (4), (5) on substrate (1);
- (g) By heating semiconductor substrate (1) in an oxidative atmosphere at 1100°C, a thermal oxide film (6) with a thickness of 0.1  $\mu m$  is formed.

The aforementioned heating operation is carried out at a relatively low temperature of 1100°C. The reason is to reduce the influence on source and drain regions (4), (5) which have been formed (third oxidation);

- (h) On the surface of semiconductor substrate (1), a  $\rm SiO_2$  film (7) (0.5  $\mu m$ ) is formed using the CVD method, such as low-temperature oxidation of monosilane (SiH<sub>4</sub>);
- (i) SiO<sub>2</sub> film (t) on the portion where the electrode is to be formed is removed using photoetching; then, Al (8) is formed by vacuum evaporation; the unneeded portion is removed using photoetching, forming the various electrodes for gate G, source S and drain D, and the element is completed.

For the semiconductor device formed in this process, as described in stage (g), a high-density thermal oxide film (6) is formed on the surface of the Si substrate including the Si gate, followed by formation of CVD oxide film (7) in operation stage (h); hence, in the etching process, there is no collapse of the Si portion, and the insulating property can be improved for the periphery of the Si gate and for the substrate surface.

As explained in the aforementioned application example, this invention can provide a type of Si gate semiconductor device with excellent insulating property and high reliability.

## Brief explanation of the figures

Figure 1 is a cross-sectional view illustrating the state of the silicon and the insulating oxide film formed by etching. Figure 2 presents cross-sectional views illustrating the manufacturing procedure in an application example of this invention.

- 1, semiconductor substrate
- 2, oxide film
- 3, polysilicon layer
- 3', silicon gate
- 4, source
- 5, drain
- 6, oxide film formed in the third oxidation
- 7, oxide film formed in the CVD method
- 8, aluminum electrode





Figure 1.






Figure 2.